2026年9月8日、ASMLはTSMCとの「12インチフォトマスク」業界イニシアチブを発表し、同じ週にIntel FoundryとのHigh-NA EUV量産進捗、Samsungとの包括提携拡大も公表した。露光装置の頂点を占めるHigh-NA EUVを巡り、世界の半導体大手が一斉に次の十年の地ならしを始めた。一連の発表の意味を整理する。
2026年9月上旬、半導体リソグラフィーの世界で密度の高い発表が続いた。きっかけは米国モントレーで開かれていた学会「SPIE Photomask Technology + Extreme Ultraviolet Lithography」だ。ASMLは9月8日、TSMCと共同で、High NA EUV向け大判フォトマスクへの業界移行を先導するイニシアチブを発表した。同日、Samsung Electronicsとの戦略的協業拡大も公表され、Intel Foundryとの連携進捗も明らかにされた（いずれもASML公式プレスリリースによる）。
なぜ「マスクの大型化」が焦点なのか
半導体業界は数十年にわたり、6インチのフォトマスク（レチクル）を使い続けてきた。ところがHigh NA EUVには構造上の制約がある。開口数（NA）を0.33から0.55に高めた代償として、一度に転写できるチップパターンの面積が従来の約3分の1に縮むのだ。このままでは大画面のGPUやSoCの設計が制約され、複数回の露光をパターンを「つなぎ合わせる」ステッチングと呼ばれる手法が回避策として使われてきた。
ASMLとTSMCが掲げる解は、マスク自体を6インチから12インチ（6×12インチ）へ大型化することだ。Samsungもこのイニシアチブへの参加を9月8日に表明しており、ASMLは大型マスクへの移行がファブの生産性向上、チップ製造コストの低下、ステッチング制約の解消につながると説明している。つまり、これは特定企業の技術課題ではなく、フォトマスク製造、搬送、検査、EDA（設計ツール）まで含むエコシステム全体の標準変更を意味する。報道によれば、TSMCは2030年のHigh-NA EUV導入（A10またはA11世代が候補）と、2031年ごろのパイロットラインを目指しているという（Tom’s Hardware、Big News Networkが報じているもので、TSMC公式発表の確認が必要な点には注意されたい）。
Intelは「すでに量産している」という対照的な立場
同じ週に発表されたIntel FoundryとASMLの共同更新情報は、印象的に異なる。それによると、High-NA EUVはすでにIntel Foundryで高容量製造（HVM）に使われており、処理済みウェーハーは100万枚を超えた。対象はIntel Core Ultra Series 3（コード名Panther Lake）の一部レイヤーで、オーバーレイ精度、スループット、稼働率はいずれもIntelの期待を満たしているとされている。Intel 18AプロセスでHigh-NAを使った層は、従来のNA 0.33のNXEプラットフォームでパターン形成した同等層と比べて「同等以上の性能」を示していると両社は報告している。
重要なのは、Intelが現在の6インチマスクのままHigh-NAの恩恵を得られる手段（フロアプランニングとステッチング、PDK支援）を提供しつつ、長期的な6×12インチ移行も3年以上前から業界側として推進してきた点だ。High-NAの導入時期を巡る各社の温度差の背景には、この「今すぐ6インチで使う」か「大型マスクを待って本格導入する」という道筋の選択があると考えられる。
SamsungはDRAMへの適用という新機軸
Samsungの発表でもう一つ注目すべきは、High NA EUVを2028年までにDRAMの量産に導入する計画を明らかにした点だ。同社はこれを「業界初」と位置づけている。High-NAの高い解像度がDRAMの微細化ロードマップを延伸し、プロセスの簡略化と効率向上をもたらすとされている。ロジック（ファウンドリ）だけでなくメモリへ展開するというこの方針は、High-NA EUVの適用範囲が先端ロジックを超えて広がりつつあることを示す。ただしこれは企業の計画発表であり、達成時期や効果は今後の実績によって検証されるべきものだ。
集約へ：エコシステム総ぐるみの賭け
一連の発表を横並びにすると、構図ははっきりする。装置メーカーのASMLが中心となり、TSMC・Intel・Samsungという世界の先端メーカー3社が、(1)現行6インチマスクでのHigh-NA活用、(2)12インチマスクへの段階的移行、という二段構えで足並みを揃えつつある。製造コストの観点では、大型マスクは高価なHigh-NAツール（EXE:5200世代）の生産性を引き上げ、1枚あたりのチップコストを下れる可能性がある。一方で、マスク空白材、検査装置、搬送、EDAの全層で新標準を作る必要があり、移行には数年と多額の投資を要する。
なお、TSMCの2026年第2四半期のファウンドリー市場シェアは72.5%と過去最高を更新したと Focus Taiwan が報じている。AI向け需要が続く限り、リソグラフィーの「次の標準」を巡るこの協調と競争は、2030年前後の半導体コスト構造を大きく左右するだろう。注目は、2031年ごろとされるパイロットラインが計画どおり動くか、そして大型マスク対応のエコシステム整備が追随するかだ。