Quantinuumは2026年9月、商用工機である98量子ビットのトラップイオンプロセッサ「Helios」上で、誤り訂正アーキテクチャ「Helix」の実験的検証結果を発表した。保護された論理メモリ、高速な論理Clifford計算、コード間の論理エンタングルメントのすべてで、符号化しない物理量子ビットのベースラインを上回ったと報告されている。詳細は査読前の論文（arXiv:2609.03194）および同社公式ブログとして公開されている。

論理ゲート誤り率は物理ゲートの4分の1以下

量子コンピュータ実用化の最大の障壁は、量子ビットの脆さだ。ノイズや環境との相互作用で計算結果が壊れるため、実用的な計算には量子誤り訂正（QEC）が不可欠となる。Quantinuumが今回発表したのは、同社のプロセッサHelios（98物理量子ビット）上で誤り訂正アーキテクチャHelixを実装し、一連のベンチマークで符号化前の物理量子ビットを性能で上回ったという検証結果だ。

発表によれば、2量子ビットの論理Cliffordゲートの誤り率は1ゲートあたり2.8 × 10⁻⁴を達成し、同じハードウェア上の非符号化物理ゲート（1.2 × 10⁻³）と比較して4.28倍の改善を示した。論理メモリについては、20サイクルの測定で1論理量子ビット・1サイクルあたり4.6 × 10⁻⁵の誤り率を記録し、事後選択なしに物理メモリのベースラインを上回ったという。

トランスベルサルゲートとイオン輸送で直列実行を排除

Helixの特徴は、論理ゲートの実行方式にある。従来の符号方式では2量子ビット論理ゲートに時間のかかる格子手術（lattice surgery）や直列ゲート実行が必要になるが、Helixは深さ1のトランスベルサルゲートと、ソフトウェアレベルの量子ビット再ラベリングとイオン輸送による置換自己同型を組み合わせ、完全な2量子ビット論理Clifford群を高速に実行する設計だ。

さらに、リアルタイム適応シンドローム抽出（ASE）と呼ぶ技術により、物理2量子ビットゲート数を33%削減し、1ショットあたりの実行時間を23%短縮したと報告されている。誤り訂正のオーバーヘッドを減らす方向の工夫であり、論理計算のスループット向上に直結する。

マジック状態蒸留との接合が示す汎用計算への道筋

Cliffordゲートだけでは汎用的な量子計算は構成できない。非Cliffordゲートの実現にはマジック状態と呼ぶ補助状態の蒸留が必要となる。今回の検証では、Helixのメモリ・Cliffordコードとマジック状態蒸留専用コードを接合するヘテロジニアス構成を実演し、[[25, 1, 5]]回転表面符号ブロックと2つのC4-Helix論理量子ビットにまたがる3論理量子ビットのGHZ状態を生成した。そのエンタングルメント忠実度の下界は99.925%（上界99.975%）で、物理3量子ビットGHZのベースライン（99.537%）を上回ったとされる。これは同社が次世代として位置づけるフォールトトレラント機「Apollo」に必要な物理層プリミティブの検証にあたる。

論文の回路レベルシミュレーションでは、次世代ハードウェアでのゲート忠実度向上により、コード距離を増やさず物理量子ビットの追加なしで、同じ[[20, 2, 6]]符号が10⁻⁶〜10⁻⁸の論理誤り率域に到達すると予測されている。なお本論文はarXivで公開された査読前のプレプリントであり、結果の確定には査読を待つ必要がある。

1億ドルのCHIPS法助成が後押しする国内製造

この検証結果は、政策支援と歩調を合わせている。Quantinuumは2026年9月、米商務省と1億ドル規模のCHIPS法研究開発賞を最終合意し、米国内でのトラップイオン量子コンピュータ製造の拡大を進めることを発表した。誤り訂正の実証と製造基盤の整備が並行して進むことで、2030年前後に見込まれるフォールトトレラント量子計算の実用段階への移行が、単なる企業の主張ではなく検証可能なマイルストーンとして積み上がりつつある。